[Exklusiv] Samsungs HBM4 wird bei den großen drei Speicherherstellern im NVIDIA-Test als „Bestes“ bewertet… Grünes Licht für die Lieferung im nächsten Jahr Es wird berichtet, dass Samsungs HBM4 im Test für den nächsten KI-Beschleuniger „Vera Rubin“ von NVIDIA, der nächstes Jahr auf den Markt kommen soll, die höchste Punktzahl erzielt hat. Laut der Halbleiterindustrie besuchte ein NVIDIA-bezogenes Team letzte Woche Samsung Electronics, um ein Update zum Fortschritt der HBM4 SiP (System in Package) Tests zu erhalten. Bei dem Treffen wurde mitgeteilt, dass Samsung in der Speicherindustrie die besten Ergebnisse hinsichtlich Betriebsgeschwindigkeit und Energieeffizienz erzielt hat. Daher wurde das grüne Licht für die Lieferung von NVIDIA HBM4 durch Samsung Electronics in der ersten Hälfte des nächsten Jahres gegeben. Es wird berichtet, dass das Volumen von HBM4, das Samsung nächstes Jahr an NVIDIA liefern muss, die internen Erwartungen bei weitem übertroffen hat. Dies wird auch voraussichtlich erheblich zur Verbesserung von Samsungs Erträgen beitragen. Samsung plant, im ersten Quartal des nächsten Jahres offiziell einen Liefervertrag zu unterzeichnen, wobei das Expansionstempo und die Produktionskapazität seiner Produktionslinie Pyeongtaek P4 berücksichtigt werden. Es wird erwartet, dass die vollständige Lieferung dann im zweiten Quartal beginnt. Samsung sagt, dass es keine offiziellen Bestätigungen zu den Tests von NVIDIA geben kann. Ein Samsung-Vertreter sagte jedoch: „Im Gegensatz zu HBM3E ist die allgemeine Stimmung im Entwicklungsteam, dass wir bei der Entwicklung von HBM4 die Führung übernehmen“, und fügte hinzu: „Wir erwarten, im nächsten Jahr bedeutende Ergebnisse zu erzielen.“ Natürlich hat SK hynix die Vorbereitungen für die Massenproduktion von HBM4 Ende September abgeschlossen und liegt damit etwa drei Monate vor Samsung. Insbesondere ist bekannt, dass SK hynix bezahlte Muster an NVIDIA liefert und somit effektiv als in die Massenproduktion eingetreten gilt. Allerdings, da es während der Massenproduktionsphase von HBM3E eine einjährige Lücke gab, hat sich die Lücke schnell verringert. Insbesondere da die vollständige Massenproduktion im zweiten Quartal des nächsten Jahres erwartet wird, könnte Samsung – das in SiP hoch bewertet wurde – sein Liefervolumen noch weiter erhöhen. SiP bezieht sich auf eine Technologie, die mehrere Halbleiterchips in einem einzigen Paket integriert. Im Fall von HBM4 bedeutet dies, dass die Grafikverarbeitungseinheit (GPU), Speicherhalbleiter, Interposer, Leistungschips und dergleichen alle in einem Paket enthalten sind. In der Halbleiterindustrie wird der SiP-Test als die letzte Hürde zur Überprüfung der Massenproduktion interpretiert – dabei wird überprüft, ob Faktoren wie Geschwindigkeit, Wärmeentwicklung und Leistungssignale innerhalb kontrollierbarer Grenzen liegen. Samsung hat kürzlich den zweiten Platz im HBM-Markt von Micron in nur drei Quartalen zurückerobert. Laut der Marktforschungsfirma Counterpoint Research vom 21. basierend auf den Einnahmen des dritten Quartals, betrug der Marktanteil von Samsungs HBM 22%, was ihn hinter SK hynix (57%) auf den zweiten Platz brachte. Micron folgte mit 21% auf dem dritten Platz, hinter Samsung.

AMD hat das erste Leistungsüberwachungsdokument für Zen 6 veröffentlicht, das Details zur Mikroarchitektur offenbart und bestätigt, dass Zen 6 kein schrittweiser Fortschritt von Zen 5 ist, sondern ein komplett neues Design, das im 2-nm-Prozess von TSMC gefertigt wird und für Rechenzentren optimiert ist. Der Zen 6-Kern verwendet einen 8-breiten Dispatch-Engine und die Simultaneous Multithreading (SMT)-Technologie, bei der zwei Threads dynamisch um Ressourcen konkurrieren, wobei der Schwerpunkt auf Durchsatz und nicht auf maximaler Einzel-Thread-Leistung liegt. Im Vergleich zu Apples breitem Kern könnte die Einzel-Thread-Leistung etwas hinterherhinken, ist jedoch für hochparallele Arbeitslasten geeignet. Das Dokument zeigt, dass spezielle Zähler ungenutzte Dispatch-Slots und Thread-Arbitration-Verluste verfolgen, was AMDs Fokus auf das Design der Breite unterstreicht. Die Vektorverarbeitungsfähigkeiten wurden erheblich verbessert und unterstützen die volle Breite von AVX-512, einschließlich FP64, FP32, FP16, BF16 und anderen Formaten, sowie FMA/MAC und gemischte Gleitkomma-Ganzzahl-Befehle (wie VNNI, AES, SHA). Die 512-Bit-Durchsatzrate ist extrem hoch, sodass sogar kombinierte Zähler zur genauen Messung erforderlich sind, was das enorme Potenzial in intensiven mathematischen Berechnungen zeigt. Zen 6 wird erstmals mit einem designzentrierten Ansatz für Rechenzentren entwickelt, wobei EPYC „Venice“ bis zu 256 Kerne unterstützen wird. Die Funktionen der Client-Version bleiben abzuwarten, aber insgesamt wird Zen 6 ein Leistungsmonster für rechenintensive Anwendungen sein.

"begrenzte Zuverlässigkeit von CPO-Technologien"