AMD hat das erste Leistungsüberwachungsdokument für Zen 6 veröffentlicht, das Details zur Mikroarchitektur offenbart und bestätigt, dass Zen 6 kein schrittweiser Fortschritt von Zen 5 ist, sondern ein komplett neues Design, das im 2-nm-Prozess von TSMC gefertigt wird und für Rechenzentren optimiert ist. Der Zen 6-Kern verwendet einen 8-breiten Dispatch-Engine und die Simultaneous Multithreading (SMT)-Technologie, bei der zwei Threads dynamisch um Ressourcen konkurrieren, wobei der Schwerpunkt auf Durchsatz und nicht auf maximaler Einzel-Thread-Leistung liegt. Im Vergleich zu Apples breitem Kern könnte die Einzel-Thread-Leistung etwas hinterherhinken, ist jedoch für hochparallele Arbeitslasten geeignet. Das Dokument zeigt, dass spezielle Zähler ungenutzte Dispatch-Slots und Thread-Arbitration-Verluste verfolgen, was AMDs Fokus auf das Design der Breite unterstreicht. Die Vektorverarbeitungsfähigkeiten wurden erheblich verbessert und unterstützen die volle Breite von AVX-512, einschließlich FP64, FP32, FP16, BF16 und anderen Formaten, sowie FMA/MAC und gemischte Gleitkomma-Ganzzahl-Befehle (wie VNNI, AES, SHA). Die 512-Bit-Durchsatzrate ist extrem hoch, sodass sogar kombinierte Zähler zur genauen Messung erforderlich sind, was das enorme Potenzial in intensiven mathematischen Berechnungen zeigt. Zen 6 wird erstmals mit einem designzentrierten Ansatz für Rechenzentren entwickelt, wobei EPYC „Venice“ bis zu 256 Kerne unterstützen wird. Die Funktionen der Client-Version bleiben abzuwarten, aber insgesamt wird Zen 6 ein Leistungsmonster für rechenintensive Anwendungen sein.