AMD опублікувала свій перший документ моніторингу продуктивності Zen 6, розкривши деталі її мікроархітектури, підтвердивши, що Zen 6 — це не поступове покращення порівняно з Zen 5, а новий дизайн із використанням 2-нм технології TSMC, оптимізований для дата-центрів. Ядра Zen 6 використовують 8-широкий диспетчерський двигун і технологію одночасного багатопотокового (SMT), де два потоки динамічно конкурують за ресурси, роблячи акцент на пропускній здатності замість однопоточної максимальної продуктивності. Порівняно з широкими ядрами Apple, однопотокова продуктивність може бути трохи гіршою, але підходить для високопаралельних навантажень. Виділені лічильники для дисплею документів відстежують невикористані слоти розподілу та втрати кворуму потоків, що підкреслює акцент AMD на дизайні ширини. Можливості векторних обчислень були значно розширені, підтримуючи формати AVX-512 з повною шириною, такі як FP64, FP32, FP16, BF16 та FMA/MAC, а також гібридні інструкції з плаваючою комою (такі як VNNI, AES, SHA). 512-бітна пропускна здатність настільки висока, що її навіть потрібно точно виміряти комбінованим лічильником, що демонструє її сильний потенціал у інтенсивних математичних операціях. Zen 6 вперше розроблений із дата-центром у центрі, а EPYC «Venice» підтримуватиме до 256 ядер. Функції клієнтської версії ще належать побачити, але загалом Zen 6 стане монстром продуктивності для обчислювальних застосунків.