A AMD lançou seu primeiro documento de monitoramento de desempenho do Zen 6, revelando detalhes de sua microarquitetura, confirmando que o Zen 6 não é uma melhoria incremental em relação ao Zen 5, mas sim um novo design usando o processo de 2nm da TSMC otimizado para data centers. Os núcleos Zen 6 utilizam um motor de despacho de 8 de largura e tecnologia de multithreading simultâneo (SMT), onde dois threads competem dinamicamente por recursos, enfatizando a taxa de transferência em vez do desempenho final de thread única. Comparado aos núcleos largos da Apple, o desempenho em single-threaded pode ser um pouco inferior, mas adequado para cargas de trabalho paralelas de alta intensidade. Contadores dedicados para exibição de documentos rastreiam slots de alocação não utilizados e perdas de quórum de threads, destacando a ênfase da AMD no design de largura. As capacidades de computação vetorial foram muito aprimoradas, suportando formatos AVX-512 de largura total como FP64, FP32, FP16, BF16 e FMA/MAC, além de instruções híbridas de ponto flutuante-inteiro (como VNNI, AES, SHA). A taxa de transferência de 512 bits é tão alta que precisa ser medida com precisão por um contador combinado, demonstrando seu forte potencial em operações matemáticas intensivas. O Zen 6 foi projetado com o data center em seu núcleo pela primeira vez, e o EPYC "Venice" suportará até 256 núcleos. Os recursos da versão cliente ainda estão para ser vistos, mas, no geral, o Zen 6 será um monstro de desempenho para aplicações que exigem muita computação.