AMD julkaisi ensimmäisen Zen 6:n suorituskyvyn seurantadokumentinsa, joka paljastaa mikroarkkitehtuurinsa yksityiskohtia ja vahvistaa, että Zen 6 ei ole asteittainen parannus Zen 5:een nähden, vaan uusi suunnittelu, joka perustuu TSMC:n 2nm-prosessiin, optimoituna datakeskuksiin. Zen 6 -ytimet käyttävät 8-levyistä lähetysmoottoria ja samanaikaista monisäikeistä (SMT) -teknologiaa, jossa kaksi säikettä kilpailee dynaamisesti resursseista, painottaen läpimenoa yksisäikeisen suorituskyvyn sijaan. Verrattuna Applen laajuisiin ytimiin, yksisäikeinen suorituskyky voi olla hieman heikompi, mutta sopii korkean rinnakkaiskuormituksen suorittamiseen. Dokumenttinäyttöjen omat laskurit seuraavat käyttämättömiä allokaatiopaikkoja ja säikeiden kvorum-häviöitä, mikä korostaa AMD:n painotusta leveyden suunnittelussa. Vektorilaskentakykyjä on parannettu huomattavasti, ja ne tukevat täysleveitä AVX-512-formaatteja, kuten FP64, FP32, FP16, BF16 ja FMA/MAC, sekä hybridejä liukuluku-kokonaislukukäskyjä (kuten VNNI, AES, SHA). 512-bittinen läpäisykyky on niin suuri, että se täytyy mitata tarkasti yhdistetyllä laskurilla, mikä osoittaa sen vahvan potentiaalin intensiivisissä matemaattisissa operaatioissa. Zen 6 on suunniteltu ensimmäistä kertaa datakeskuksen ytimessä, ja EPYC "Venice" tukee jopa 256 ydintä. Asiakasversioiden ominaisuudet ovat vielä nähtävissä, mutta kokonaisuutena Zen 6 tulee olemaan suorituskykyhirviö laskentavaativissa sovelluksissa.