AMD lanserte sitt første Zen 6 ytelsesovervåkingsdokument, som avslørte detaljer om mikroarkitekturen og bekreftet at Zen 6 ikke er en inkrementell forbedring over Zen 5, men et nytt design som bruker TSMCs 2nm-prosess optimalisert for datasentre. Zen 6-kjerner bruker en 8-bred dispatch-motor og samtidig multitråding (SMT)-teknologi, hvor to tråder dynamisk konkurrerer om ressurser, med vekt på gjennomstrømning fremfor entrådet ytelse. Sammenlignet med Apple-kjerner kan enkelttrådet ytelse være litt dårligere, men egnet for høy-parallelle arbeidsbelastninger. Dedikerte tellere for dokumentvisning sporer ubrukte allokeringsplasser og trådkvorumtap, noe som fremhever AMDs fokus på breddedesign. Vektorberegningsmulighetene er kraftig forbedret, med støtte for fullbredde AVX-512-formater som FP64, FP32, FP16, BF16 og FMA/MAC, samt hybride flyttalls-heltallsinstruksjoner (som VNNI, AES, SHA). 512-bits gjennomstrømningen er så høy at den til og med må måles nøyaktig med en kombinert teller, noe som demonstrerer dens sterke potensial i intensive matematiske operasjoner. Zen 6 er designet med datasenteret som kjerne for første gang, og EPYC "Venice" vil støtte opptil 256 kjerner. Klientversjonsfunksjoner gjenstår å se, men alt i alt vil Zen 6 være et ytelsesmonster for beregningsintensive applikasjoner.