AMD släppte sitt första Zen 6-dokument om prestandaövervakning, som avslöjade detaljer om dess mikroarkitektur och bekräftade att Zen 6 inte är en inkrementell förbättring jämfört med Zen 5, utan en ny design som använder TSMC:s 2nm-process optimerad för datacenter. Zen 6-kärnor använder en 8-bred dispatchmotor och simultan multitrådning (SMT)-teknik, där två trådar dynamiskt konkurrerar om resurser, med fokus på genomströmning snarare än entrådad slutprestanda. Jämfört med Apple-breda kärnor kan enkeltrådad prestanda vara något sämre, men lämplig för hög-parallella arbetsbelastningar. Dokumentdisplayers dedikerade räknare spårar oanvända allokeringsplatser och trådkvorumförluster, vilket understryker AMD:s fokus på bredddesign. Vektorberäkningsmöjligheterna har förbättrats avsevärt, med stöd för fullbreddsformat AVX-512 såsom FP64, FP32, FP16, BF16 och FMA/MAC samt hybrida flyttals-heltalsinstruktioner (såsom VNNI, AES, SHA). 512-bitars genomströmningen är så hög att den till och med behöver mätas noggrant med en kombinerad räknare, vilket visar dess starka potential i intensiva matematiska operationer. Zen 6 är designat med datacentret som kärna för första gången, och EPYC "Venice" kommer att stödja upp till 256 kärnor. Funktioner för klientversionen återstår att se, men överlag kommer Zen 6 att vara ett prestandamonster för beräkningsintensiva applikationer.