AMDは初のZen 6性能監視ドキュメントを公開し、マイクロアーキテクチャの詳細を明らかにしました。これにより、Zen 6はZen 5からの段階的な改良ではなく、TSMCの2nmプロセスを用いた新設計でデータセンター向けに最適化されたものであることが確認されました。 Zen 6コアは8幅ディスパッチエンジンと同時マルチスレッド(SMT)技術を採用しており、2つのスレッドがリソースを動的に競合し、単一スレッドの最終性能よりもスループット重視です。 Appleのワイドコアと比べると、シングルスレッドの性能はやや劣るかもしれませんが、高並列ワークロードには適しています。 専用のドキュメント表示カウンターは未使用の割り当てスロットやスレッドの定足数損失を追跡し、AMDの幅設計への重視を強調しています。 ベクター計算能力は大幅に強化され、FP64、FP32、FP16、BF16、FMA/MACなどの全幅AVX-512フォーマットや、VNNI、AES、SHAなどのハイブリッド浮動小数点整数命令をサポートしています。 512ビットのスループットは非常に高く、複合カウンタで正確に測定する必要があるため、集約的な数学演算において強い可能性を示しています。 Zen 6は初めてデータセンターをコアに据えて設計されており、EPYC「Venice」は最大256コアをサポートします。 クライアント版の機能は今後の展開ですが、全体としてZen 6は計算集約型アプリケーションにとってパフォーマンスのモンスターとなるでしょう。