AMD ha pubblicato il primo documento di monitoraggio delle prestazioni di Zen 6, rivelando i dettagli della sua microarchitettura e confermando che Zen 6 non è un miglioramento incrementale di Zen 5, ma un design completamente nuovo, realizzato con il processo a 2nm di TSMC, ottimizzato per i data center. Il core Zen 6 utilizza un motore di dispatch a 8 larghezze e la tecnologia di multithreading simultaneo (SMT), con due thread che competono dinamicamente per le risorse, enfatizzando il throughput piuttosto che le prestazioni estreme a thread singolo. Rispetto ai core larghi di Apple, le prestazioni a thread singolo possono essere leggermente inferiori, ma è adatto a carichi di lavoro altamente paralleli. Il documento mostra contatori dedicati per monitorare le slot di dispatch non utilizzate e le perdite di arbitraggio dei thread, evidenziando l'importanza che AMD attribuisce al design della larghezza. Le capacità di calcolo vettoriale sono state notevolmente potenziate, supportando AVX-512 a piena larghezza, coprendo formati come FP64, FP32, FP16 e BF16, e dotato di FMA/MAC e istruzioni miste a virgola mobile-intero (come VNNI, AES, SHA). La larghezza di banda a 512 bit è estremamente alta, richiedendo persino contatori combinati per misurazioni precise, dimostrando il suo potente potenziale in operazioni matematiche intensive. Zen 6 è progettato per la prima volta con un'idea centrale rivolta ai data center, con EPYC "Venice" che supporterà fino a 256 core. Le funzionalità della versione client rimangono da osservare, ma nel complesso, Zen 6 diventerà un mostro delle prestazioni per applicazioni ad alta intensità di calcolo.