AMD publicó su primer documento de monitorización del rendimiento de Zen 6, revelando detalles de su microarquitectura y confirmando que Zen 6 no es una mejora incremental respecto a Zen 5, sino un nuevo diseño que utiliza el proceso de 2nm de TSMC optimizado para centros de datos. Los núcleos Zen 6 utilizan un motor de despacho de 8 anchos y tecnología de multihilo simultáneo (SMT), donde dos hilos compiten dinámicamente por recursos, enfatizando el rendimiento en lugar del rendimiento final en un solo hilo. En comparación con los núcleos anchos de Apple, el rendimiento en un solo hilo puede ser ligeramente inferior, pero adecuado para cargas de trabajo en paralelo alto. Los contadores dedicados a la pantalla de documentos rastrean las ranuras de asignación no utilizadas y las pérdidas de quórum de hilos, destacando el énfasis de AMD en el diseño de anchura. Las capacidades de computación vectorial se han mejorado considerablemente, soportando formatos AVX-512 de ancho completo como FP64, FP32, FP16, BF16 y FMA/MAC, así como instrucciones híbridas de punto flotante-entero (como VNNI, AES, SHA). El rendimiento de 512 bits es tan alto que incluso necesita medirse con precisión mediante un contador combinado, demostrando su gran potencial en operaciones matemáticas intensivas. Zen 6 está diseñado por primera vez con el centro de datos en su núcleo, y EPYC "Venice" soportará hasta 256 núcleos. Las características de la versión cliente aún están por verse, pero en general, Zen 6 será un monstruo de rendimiento para aplicaciones intensivas en computación.