AMD a publié son premier document de surveillance des performances de Zen 6, révélant les détails de son architecture micro, confirmant que Zen 6 n'est pas une amélioration progressive de Zen 5, mais une conception entièrement nouvelle, utilisant le processus 2nm de TSMC, optimisé pour les centres de données. Le cœur Zen 6 utilise un moteur de dispatch de 8 voies et la technologie de multithreading simultané (SMT), où deux threads se disputent dynamiquement les ressources, mettant l'accent sur le débit plutôt que sur la performance extrême d'un seul thread. Comparé aux cœurs larges d'Apple, la performance en single-thread peut être légèrement inférieure, mais il est adapté aux charges de travail hautement parallèles. Le document montre que des compteurs dédiés suivent les slots de dispatch non utilisés et les pertes d'arbitrage de threads, soulignant l'importance qu'AMD accorde à la conception de largeur. Les capacités de calcul vectoriel sont considérablement renforcées, prenant en charge l'AVX-512 en pleine largeur, couvrant les formats FP64, FP32, FP16, BF16, et incluant des instructions FMA/MAC et des instructions mixtes flottantes-entières (comme VNNI, AES, SHA). Le débit de 512 bits est extrêmement élevé, nécessitant même des compteurs combinés pour une mesure précise, montrant son potentiel puissant dans les calculs mathématiques intensifs. Zen 6 est conçu pour la première fois avec une philosophie centrée sur les centres de données, l'EPYC « Venice » supportera jusqu'à 256 cœurs. Les fonctionnalités de la version client restent à observer, mais dans l'ensemble, Zen 6 deviendra un monstre de performance pour les applications gourmandes en calcul.